Laporan Akhir 2
1. Jurnal [kembali]
Percobaan 2
2. Alat dan Bahan [kembali]
2.1 Alat
a. Jumper
Gambar Jumper
b. Modul De Lorenzo
Gambar Modul De Lorenzo
2.2 Bahan
a. Power DC
Gambar Power DC
b. Switch (SW-SPDT)
Gambar Switch
c. Logic Probe
Gambar Logic Probe
3. Rangkaian Simulasi [kembali]
Gambar Rangkaian Percobaan 2 (a)
Gambar Rangkaian Percobaan 2 (b)
4. Prinsip Kerja Rangkaian [kembali]
Pada rangkaian ini digunakan kombinasi CTR DIV16 dan CTR DIV10 yang dihubungkan secara sinkron. Counter DIV16 berfungsi sebagai penghitung biner 4-bit (0–15), sedangkan counter DIV10 berfungsi sebagai decade counter (0–9). Semua flip-flop di dalam IC menerima sinyal clock yang sama, sehingga perubahan output terjadi secara bersamaan (synchronous). Input S0–S3 digunakan sebagai kontrol mode seperti clear, load, up, dan down untuk mengatur arah hitungan serta reset awal. Output dari DIV16 (QA–QD) dihubungkan ke input data DIV10, sehingga menghasilkan sistem pencacah yang dapat menghitung secara sinkron dengan urutan yang sesuai teori tanpa adanya delay ripple.
Pada rangkaian ini digunakan kombinasi CTR DIV16 dan CTR DIV10 yang dihubungkan secara sinkron. Counter DIV16 berfungsi sebagai penghitung biner 4-bit (0–15), sedangkan counter DIV10 berfungsi sebagai decade counter (0–9). Semua flip-flop di dalam IC menerima sinyal clock yang sama, sehingga perubahan output terjadi secara bersamaan (synchronous). Input S0–S3 digunakan sebagai kontrol mode seperti clear, load, up, dan down untuk mengatur arah hitungan serta reset awal. Output dari DIV16 (QA–QD) dihubungkan ke input data DIV10, sehingga menghasilkan sistem pencacah yang dapat menghitung secara sinkron dengan urutan yang sesuai teori tanpa adanya delay ripple.
5. Video Rangkaian [kembali]
6. Analisa [kembali]
7. Link Download [kembali]
Komentar
Posting Komentar